Oct 222017

 
Circuito TTL 74279

Circuito TTL 74279


El circuito integrado 74279 o subfamilia (74LS279, 74F279, 74S279, 74HCT279,..) consta de cuatro Flip-Flops RS o también llamados Registros Biestables (Latches).

Este circuito ya pertenece a la familia de la lógica secuencial, su salida no solo depende de una función lógica, sino que el tiempo y los estados en que se encuentre determinaran la salida obtenida. Con el podemos almacenar un bit, la unidad mínima de memoria.

En este circuito solo tenemos en el exterior de su encapsulado la salida Q de los flip-flops RS, internamente tiene dos salidas Q y Q, las cuales siempre se encuentran en estados opuestos. Si Q =1 entonces = 0 y se dice que el flip-flop está puesto a uno o nivel alto (set). Si Q = 0 entonces =1 y se dice que el flip-flop está reinicializado (reset), inactivo o borrado .

Existen varios tipos de flip-flops, y las entradas de control cambian con cada tipo. Los niveles lógicos en las entradas de los flip-flops determinan el estado de las salidas de acuerdo con la tabla de verdad del flip-flop. Ademas en este modelo dos de sus flip-flops tienen una entrada adicional en una de sus puertas NAND que nos puede servir para habilitar o deshabilitar el flip-flop.

En este caso la entrada S seria la que va a la puerta NAND que tiene la salida al exterior Q, y la R la interna.

Tabla de la verdad del 74279
INPUTOUTPUT
SRQ
LLESTADO INDETERMINADO
LHH
HLL
HHESTADO ANTERIOR

 



Jul 252017

 
Circuito TTL 74163

Circuito TTL 74163

Este circuito integrado consta de 1 contador síncrono ascendente de 4 bits recargable, sin hacer ninguna modificación se pueden hacer cuentas de 0 a 15 el máximo que permite 4 bits, o realizar cuentas mas grandes uniendo las patillas de conexión pin 15 (CARRY), junto con los pins  7 Y 10 (ENP y ENT) del siguiente contador, el CLK quedara unido en paralelo en todos los contadores que se pongan.

La descripción de los pins:

  • CLK Entrada de reloj.
  • LOAD Entrada de carga paralela asíncrona.
  • P0 – P3 Entrada de datos paralela.
  • Q0 – Q3 Salida de los flip-flops.
  • ENP Junto con el pin ENT definen el modo de funcionamiento del contador.
  • ENT Junto con el pin ENP definen el modo de funcionamiento del contador.
  • CARRY Salida ripple clock.

Funcionamiento:

Un nivel lógico bajo en la entrada CLR pone todas las salidas a valor lógico bajo. Si utilizamos la función de carga en paralelo, para realizar la carga del valor de las entradas de datos P0, P1, P2, y P3 se deberá meter un nivel lógico bajo en la entrada LOAD cuando se dé un flanco ascendente de la señal de reloj.

La frecuencia de reloj:

  • 74163 y 74LS163 es de 32 MHZ.
  • 74S163 es de 70 MHZ.
  • 74F163 es de 90 MHZ.
  • 74AC163 y 74ACT163 125 MHZ.

 

Tabla de la verdad del 74163
ENTRADASSALIDASFUNCION
CLRLOADENTENPCLKQ3Q2Q1Q0
HHLXLLLLRESET
HHXLP3P2P1P0CARGA DATOS
HHLXNO CAMBIANO CUENTA
HHXLNO CAMBIANO CUENTA
HHLXCUENTACUENTA
HHXLNO CAMBIANO CUENTA

 

Esquema del contador 74163 utilizado en cuenta en módulo 10, las patillas de alimentación son el pin 16 +5V y el pin 8 GND.

 

Contador 74163 funcionando en módulo 10.

Contador 74163 funcionando en módulo 10.