Ene 202013

 

puertanand3estadosAquí podemos ver el circuito de dos puertas NAND con salida triestado. Este tercer estado flotante se logra a través de una patilla de inhibición o selección de chip “CS”.

La configuración es similar a la Totem-pole, pero se le añade un transistor T5 que es gobernado por la patilla de inhibición, de forma que introduciendo un “1” se le hace conducir haciendo que su VCE=0. Esto provoca que T1 conduzca y provoque el corte de T2, que a su vez provoca el corte de T3. Al mismo tiempo la conducción de T5 provoca el corte de T4.  Como se puede apreciar el meter un “1” en T5 los dos transistores T4 y T3 están cortados. Lo que provoca que el potencial en vo sea nulo, esto es haya una alta impedancia o aire. Cuando la entrada de inhibición es 0, provoca que T5 esté cortado y que su influencia sea nula en el funcionamiento del circuito y este se comporte como la función que implementa. En este caso una puerta NAND.

La principal aplicación, como se puede apreciar en la figura, es la construcción de buses de datos y comunicación en los que cada puerta deposita la información de manera aleatoria. Al desarrollar estos circuitos siempre tenemos que crear la lógica de selección de circuitos de manera que nunca seleccionemos dos circuitos que comparten un mismo bus.



Contenido relacionado




 Deja un Comentario

(Requerido)

(Requerido)